

计算机设计与实践

流水线CPU及SoC设计

任务B：I/O接口电路设计

2026·夏



HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ

实验目的

- ◆ 理解总线、接口与CPU的关系
- ◆ 了解I/O接口的基本结构及工作原理
- ◆ 熟悉C语言及汇编语言访问I/O接口的方式
- ◆ 掌握I/O接口电路的实现方法



实验内容

- ◆ 完成C_TEST测试程序的编写及运行测试
- ◆ 实现I/O接口电路，至少支持拨码开关、LED、数码管、UART、计数器
- ◆ 对架构完整的单周期SoC进行AXI Trace验证



I/O接口地址

□ 外设与主存统一编址，而外设的基地址及端口地址如下：

外设	端口数	端口地址	端口属性	端口功能
拨码开关	1	0xFFFF_0000	只读	提供外部输入
LED	1	0xFFFF_1000	写	显示数据
数码管	1	0xFFFF_2000	写	显示数据
UART	4	0xFFFF_3000	只读	接收字符的队列缓存器，即RX FIFO
		0xFFFF_3004	写	发送字符的队列缓存器，即TX FIFO
		0xFFFF_3008	读	状态寄存器，记录FIFO状态、中断等信息
		0xFFFF_300C	写	控制寄存器，用于初始化及控制UART
计数器	2	0xFFFF_4000	只读	读取64位计时器的低32位
		0xFFFF_4008	只读	读取64位计时器的高32位

I/O接口编程

❑ RISC-V、LoongArch有以下特点：

- 是Load-Store型指令集 —— 只有Load、Store指令可以访存
- 外设与主存统一编址

❑ 以上特点决定了程序通过访存指令来访问外设，且访问外设与访问主存的区别仅仅是地址不同



I/O接口编程 — 示例程序

```
01 // 外设I/O接口的基地址
02 #define PERI_DLED_ADDR 0xFFFF2000 // 数码管
03 #define PERI_TIMER_ADDR 0xFFFF4000 // 计时器
04
05 // I/O接口中，各端口的偏移地址
06 volatile unsigned int *peri_digled = (unsigned int*) PERI_DLED_ADDR;
07 volatile unsigned int *peri_timer_lo32 = (unsigned int*)(PERI_TIMER_ADDR + 0x000);
08 volatile unsigned int *peri_timer_hi32 = (unsigned int*)(PERI_TIMER_ADDR + 0x008);
09
10 int main()
11 {
12     // 读取计时器高32位的值
13     unsigned int timer_high = *peri_timer_hi32;
14
15     // 把数据显示到数码管
16     *peri_digled = timer_high;
17
18     return 0;
19 }
```

I/O接口电路

- ◆ I/O接口电路可包含多个端口，每个端口实现不同的功能
- ◆ 以UART为例：

外设	端口数	端口地址	端口属性	端口功能
UART	4	0xFFFF_3000	只读	接收字符的队列缓存器，即RX FIFO
		0xFFFF_3004	写	发送字符的队列缓存器，即TX FIFO
		0xFFFF_3008	读	状态寄存器，记录FIFO状态、中断等信息
		0xFFFF_300C	写	控制寄存器，用于初始化及控制UART

- ◆ 发送字符时，把字符写入TX FIFO（即0x004端口）
- ◆ 接收字符时，读取RX FIFO（即0x000端口）

I/O接口电路

◆ 状态寄存器

STAT_REG定义:

Bits	Name	Access	Reset Value	Description
3	Tx FIFO Full	Read	0h	Indicates if the transmit FIFO is full. 0 = Transmit FIFO is not full 1 = Transmit FIFO is full
2	Tx FIFO Empty	Read	01h	Indicates if the transmit FIFO is empty. 0 = Transmit FIFO is not empty 1 = Transmit FIFO is empty
1	Rx FIFO Full	Read	0h	Indicates if the receive FIFO is full. 0 = Receive FIFO is not full 1 = Receive FIFO is full
0	Rx FIFO Valid Data	Read	0h	Indicates if the receive FIFO has data. 0 = Receive FIFO is empty 1 = Receive FIFO has data

◆ 读取STAT_REG[3]可知TX FIFO是否有空闲空间

- TX FIFO有空闲空间时，才能把待发送字符写进TX FIFO

◆ 读取STAT_REG[0]可知RX FIFO是否非空

- RX FIFO非空时，才能从RX FIFO读取已接收的字符

I/O接口电路

◆ 控制寄存器

CTRL_REG定义:

Bits	Name	Access	Reset Value	Description
1	Rst Rx FIFO	Write	0h	Reset/clear the receive FIFO Writing a 1 to this bit position clears the receive FIFO 0 = Do nothing 1 = Clear the receive FIFO
0	Rst Tx FIFO	Write	0h	Reset/clear the transmit FIFO Writing a 1 to this bit position clears the transmit FIFO 0 = Do nothing 1 = Clear the transmit FIFO

- ◆ CTRL_REG[1]、CTRL_REG[0]分别用于复位RX FIFO、TX FIFO

实验步骤

- ◆ 下载C_TEST测试包，补全相应代码
- ◆ 在虚拟机编译C_TEST测试程序，并使用提供的.bit下板运行测试
- ◆ 参照指导书实现I/O接口电路
- ◆ 使用架构完整的单周期SoC运行Trace测试，通过AXI Trace





HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ